#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2001147725 A

(43) Date of publication of application: 29.05.01

(51) Int. CI

G05F 3/24 G05F 3/26

(21) Application number: 11331908

(22) Date of filing: 22.11.99

(71) Applicant:

**NEC IC MICROCOMPUT SYST** 

LTD

(72) Inventor:


TONDA YASUHIRO

## (54) BANDGAP REFERENCE CIRCUIT

## (57) Abstract:

PROBLEM TO BE SOLVED. To reduce the occupied area of a bandgap reference circuit having a start-up function.

SOLUTION: This bandgap reference circuit is constituted of a bandgap circuit 10 for generating a reference voltage, a start-up circuit 20 for accelerating the stabilization of the circuit 10 and a signal level conversion circuit 30. A transistor, having short channel length, is substituted for a PMOS 21a occupying a large area in the circuit 20, a current mirror is constituted of a PMOS 11 in the circuit 10 and a PMOS 31, having the same channel length as that of the PMOS 11 in order to prevent the generation of malfunction due to the mismatching signal levels, a current mirror is constituted of an NMOS 32 and an NMOS 34 having the same channel length as the NMOS 32, and the channel length of a PMOS 33 is set up to the same channel length of the PMOS 21a in the circuit 20 to constitute a current mirror.



#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-147725 (P2001-147725A)

(43)公開日 平成13年5月29日(2001.5.29)

(51) Int.Cl.7

識別記号

FΙ

テーマコート\*(参考)

G05F 3/24

3/26

G 0 5 F 3/24 3/26 5 H 4 2 0

審査請求 有 請求項の数9 OL (全 10 頁)

(21)出願番号

(22)出願日

特願平11-331908

平成11年11月22日(1999.11.22)

(71)出願人 000232036

日本電気アイシーマイコンシステム株式会

社

神奈川県川崎市中原区小杉町1丁目403番

53

(72)発明者 頓田 保弘

神奈川県川崎市中原区小杉町一丁目403番

53 日本電気アイシーマイコンシステム株

式会社内

(74)代理人 100082935

弁理士 京本 直樹 (外2名)

Fターム(参考) 5H420 NA23 NB02 NB22 NB23 NB25


NEO3 NE28

#### (54) 【発明の名称】 バンドギャップレファレンス回路

# (57) 【要約】

【課題】スタートアップ機能付きのバンドギャップレファレンス回路の占有面積を低減する。

【解決手段】基準電圧を生成するパンドギャップ回路10とパンドギャップ回路の安定化を早めるスタートアップ回路20と信号レベル変換回路30で構成する。スタートアップ回路20内で大面積を専有するPMOS21aをチャネル長の小さいトランジスタに置き換えるとともに、信号レベルの不整合による誤動作を防止するために、パンドギャップ回路10内のPMOS11と同じチャンネル長をもつPMOS31でカレントミラー構成とし、PMOS33のチャンネル長をスタートアップ回路20内のPMOS21aのチャネル長と同じとするとともにカレントミラー構成をとる。



#### 【特許請求の範囲】

【請求項1】 PN接合のバンドギャップに基づき所定の基準電圧を生成するバンドギャップ回路と、

電源電圧供給開始時に前記バンドギャップ回路の前記基準電圧の出力安定化を加速するスタートアップ回路と、前記バンドギャップから前記スタートアップ回路の始動および停止を通知する第1の信号を入力し前記スタートアップ回路の入力信号レベルに整合させて信号レベルを変換した第2の信号を前記スタートアップ回路に出力する信号レベル変換回路とを備えることを特徴とするバンドギャップレファレンス回路。

【請求項2】 ソースが高位側電源に接続されゲートと ドレインが互いに接続されるとともに第1の信号の出力 端となる第1のPチャネルMOSトランジスタと、ドレ インが前記第1のPチャネルMOSトランジスタのドレ インに接続された第1のNチャネルMOSトランジスタ と、一端が前記第1のNチャネルMOSトランジスタの ソースに接続され他端が低位側電源に接続された第1の 抵抗と、ソースが前記高位側電源に接続されゲートが前 記第1のPチャネルMOSトランジスタのドレインに接 続された第2のPチャネルMOSトランジスタと、ドレ インが自身のゲートと前記第2のPチャネルMOSトラ ンジスタのドレインと前記第1のNチャネルMOSトラ ンジスタのゲートとに接続されソースが前記低位側電源 に接続された第2のNチャネルMOSトランジスタと、 ソースが前記高位側電源に接続されゲートが前記第1の PチャネルMOSトランジスタのドレインに接続されド レインを基準電圧出力端とする第3のPチャネルMOS トランジスタと、一端が前記第3のPチャネルMOSト ランジスタのドレインと接続された第2の抵抗と、アノ ードが前記第2の抵抗の他端に接続されカソードが前記 低位側電源に接続されたダイオードとを有するバンドギ ャップ回路と、

ソースが前記高位側電源に接続されゲートに第2の信号が入力された第4のPチャネルMOSトランジスタと、ソースが前記高位側電源に接続されゲートが前記第4のPチャネルMOSトランジスタのドレインに接続された第5のNサインが前記バンドギャップ回路内の前記第2のNサインが前記バンドギャップ回路内の前記第2のNサインに接続された第5のPチャネルMOSトランジスタのドレインに接続された第3の抵抗と、一端が前記第4のPチャネルMOSトランジスタのドレインに接続され他端が前記低位側電源に接続された容量とを有するスタートアップ回路と、

ソースが前記高位側電源に接続されゲートに前記第1の 信号が入力された第6のPチャネルMOSトランジスタ と、ドレインおよびゲートが前記第6のPチャネルMO Sトランジスタのドレインと接続されソースが前記低位 側電源に接続された第3のNチャネルMOSトランジス タと、ソースが前記高位側電源に接続されドレインとゲートが互いに接続されるとともに前記第2の信号の出力端となる第7のPチャネルMOSトランジスタと、ドレインが前記第7のPチャネルMOSトランジスタのドレインに接続されゲートが前記第3のNチャネルMOSトランジスタのドレインに接続されソースが前記低位側電源に接続された第4のNチャネルMOSトランジスタとを有する信号レベル変換回路とを備えることを特徴とするバンドギャップレファレンス回路。

【請求項3】 前記第1, 第2, 第3, 第5, 第6のP MOSトランジスタの閾値電圧が第1の値であり、前記第4, 第7のPMOSトランジスタの閾値電圧が絶対値において前記第1の値より小さい第2の値である請求項2記載のバンドギャップレファレンス回路。

【請求項4】 前記第1、第2、第3、第5、第6のPMOSトランジスタのチャネル長が第1の値であり、前記第4、第7のPMOSトランジスタのチャネル長が前記第1の値より小さい第2の値である請求項2記載のバンドギャップレファレンス回路。

【請求項5】 前記第1、第2、第3、第4のNチャネルMOSトランジスタのチャネル長が前記第2の値より大きい第3の値である請求項4記載のバンドギャップリファレンス回路。

【請求項6】 ソースが高位側電源に接続されゲートと ドレインが互いに接続された第1のPチャネルMOSト ランジスタと、ドレインが前記第1のPチャネルMOS トランジスタのドレインに接続された第1のNチャネル MOSトランジスタと、一端が前記第1のNチャネルM OSトランジスタのソースに接続され他端が低位側電源 に接続された第1の抵抗と、ソースが前記高位側電源に 接続されゲートが前記第1のPチャネルMOSトランジ スタのドレインに接続された第2のPチャネルMOSト ランジスタと、ドレインが自身のゲートと前記第2のP チャネルMOSトランジスタのドレインと前記第1のN チャネルMOSトランジスタのゲートとに接続されると ともに第1の信号の出力端となりソースが前記低位側電 源に接続された第2のNチャネルMOSトランジスタ と、ソースが前記高位側電源に接続されゲートが前記第 1のPチャネルMOSトランジスタのドレインに接続さ れドレインを基準電圧出力端とする第3のPチャネルM OSトランジスタと、一端が前記第3のPチャネルMO Sトランジスタのドレインと接続された第2の抵抗と、 アノードが前記第2の抵抗の他端に接続されカソードが 前記低位側電源に接続されたダイオードとを有するバン ドギャップ回路と、

ソースが前記高位側電源に接続されゲートに第2の信号が入力された第4のPチャネルMOSトランジスタと、ソースが前記高位側電源に接続されゲートが前記第4のPチャネルMOSトランジスタのドレインに接続されドレインが前記パンドギャップ回路内の前記第2のNチャ

ネルMOSトランジスタのドレインに接続された第5の PチャネルMOSトランジスタと、一端が前記第4のP チャネルMOSトランジスタのドレインに接続され他端 が前記低位側電源に接続された第3の抵抗と、一端が前 記第4のPチャネルMOSトランジスタのドレインに接 続され他端が前記低位側電源に接続された容量とを有す るスタートアップ回路と、

ソースが前記高位側電源に接続されゲートとドレインが 互いに接続されるとともに前記第2の信号の出力端となる第6のPチャネルMOSトランジスタと、ドレインが 前記第6のPチャネルMOSトランジスタのドレインと 接続されゲートに前記第1の信号が入力されソースが前 記低位側電源に接続された第3のNチャネルMOSトランジスタとを有する信号レベル変換回路とを備えること を特徴とするバンドギャップレファレンス回路。

【請求項7】 前記第1,第2,第3,第5のPMOSトランジスタの閾値電圧が第1の値であり、前記第4,第6のPMOSトランジスタの閾値電圧が絶対値において前記第1の値より小さい第2の値である請求項7記載のバンドギャップレファレンス回路。

【請求項8】 前記第1、第2、第3、第5のPMOSトランジスタのチャネル長が第1の値であり、前記第4、第6のPMOSトランジスタのチャネル長が前記第1の値より小さい第2の値である請求項7記載のバンドギャップレファレンス回路。

【請求項9】 前記第1,第2,第3のNチャネルMO Sトランジスタのチャネル長が前記第2の値より大きい 第3の値である請求項9記載のパンドギャップリファレ ンス回路。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、バンドギャップレファレンス回路に関し、特にスタートアップ回路付きのバンドギャップレファレンス回路に関する。

[0002]

【従来の技術】PN接合のバンドギャップに基づき温度変化に対して安定な所定の基準電圧を発生するバンドギャップレファレンス回路において、電源電圧供給開始から安定状態になるまでの時間を短縮するためのスタートアップ回路を備えたバンドギャップレファレンス回路が特開平8-186484号公報に記載されている。図4は、特開平8-186484号公報に記載された従来例の回路図である。

【0003】従来例のバンドギャップレファレンス回路は、能動状態のときに所定の基準電圧VREFを生成し出力するバンドギャップ回路10と、電源供給開始から基準電圧VREFが安定状態になるまでの時間を短縮するスタートアップ回路20を備えている。

【〇〇〇4】バンドギャップ回路10は、ソースが高位 側電源であるVDD電源に接続されゲートとドレインが 互いに接続されるとともに節点AとなるPチャネルMO Sトランジスタ(以下PMOSとする)11と、ドレイ ンがPMOS11のドレインに接続されたNチャネルM OSトランジスタ(以下NMOSとする)12と、一端 がNMOS12のソースに接続され他端が低位側電源で ある接地に接続された第1の抵抗13と、ソースがVD D電源に接続されゲートがPMOS11のドレインに接 続されたPMOS14と、ドレインが自身のゲートとP MOS14のドレインとNMOS12のゲートとに接続 されるとともに節点Bとなりソースが接地に接続された NMOS15とを有している。また、パンドギャップ回 路10は、ソースがVDD電源に接続されゲートが節点 Aと接続されドレインを基準電圧出力端とするPMOS 16と、一端がPMOS16のドレインと接続された第 2の抵抗17と、アノードが第2の抵抗17の他端に接 続されカソードが接地に接続されたダイオード18とを も有している。

【0005】前記した特開平8-186484号公報の記載によれば、バンドギャップ回路10の安定状態での基準電圧出力VREFは次式で表せる。

VREF=N・(k・T/q)・InM+VF ここで、N=(第1の抵抗13の抵抗値)/(第2の抵抗17の抵抗値)であり、kはボルツマン定数であり、 Tは絶対温度であり、qは電子の電荷量であり、M= (NMOS12のゲート幅)/(NMOS15のゲート幅)であり、VFはダイオード18の順方向電圧である。なお、バンドギャップ回路を構成するPMOS11, PMOS14, PMOS16, NMOS12, NMOS15のそれぞれのチャネル長は、製造ばらつきによる特性変動を防止するために少なくとも10 $\mu$ m以上に設定され、より好ましくは50 $\mu$ mから100 $\mu$ mの程度に設定される。

【0006】スタートアップ回路12は、ソースがVDD電源に接続されたPMOS21と、ソースがVDD電源に接続されゲートがPMOS21のドレインに接続されて節点CとなるPMOS22と、一端が節点Cに接続され他端が接地に接続された第3の抵抗23と、一端が節点Cに接続され他端が接地に接続された容量とを有している。PMOS21のゲートにはパンドギャップ回路10内の節点Aから出力される信号S1が入力され、PMOS22のドレインはパンドギャップ回路10内の節点Bに接続されている。

【0007】図5は、図4の従来例の電源供給開始時における動作タイミング図である。以下に、従来のバンドギャップレファレンス回路の電源供給開始時の動作を図5を参照して詳細に説明する。

【0008】電源VDDを図5のように略0Vの状態から3.3Vの状態へ上昇させたとする。電源VDDの立ち上げ初期すなわち図5の時刻t1から時刻t2までの期間では、PMOS11のソースがVDD電源の電位で

ゲートが略接地レベル(OV)にあるので、PMOS11のゲート・ソース間の電位差は絶対値においてPMOS11の関値電圧Vtp1より小さいためにオフ状態である。PMOS21のソース、ゲートの電位はPMOS11と同じであるため、PMOS21もオフ状態であり、したがって節点Cは接地レベルにある。

【0009】時刻t2を過ぎて電源VDDの電位がさらに上昇すると、PMOS11のゲート・ソース間の電位差が絶対値においてPMOS11の閾値電圧Vtp1より大きくなり、PMOS11はオン状態となって節点の電位から略Vtp1低下した電位を保って上昇する。同様にPMOS21もオン状態となるがに上昇する。同様にPMOS21もオン状態となるがでか点での電位は抵抗23及び容量24のためにVDD電源の電位上昇速度に対して遙かに緩い速度で上昇する。【0010】ここで、バンドギャップ回路10おのチャネルとのサートアップ回路20のすべてのPMOSのチャネルとので動画を受けると、PMOS22もオン状態となるので節点Bは急速に充電される。

【〇〇11】時刻t3では、節点Bの電位が上昇したこ とによりNMOS12及びNMOS15はゲート電圧が その閾値電圧Vtnを越えてオン状態となり、このた め、節点Aの電位の上昇が一時的に停滞する。節点Aの 上昇が停滞したことにより、PMOS21はゲート・ソ ース間の電位差が増大し、PMOS21のオン状態が強 まり、しかもPMOS21にはPMOS11に比較して 数百倍の非常に大きなチャネル幅のPMOSを用いるの で、時刻 t 4において節点Cの電位はVDD電源の電位 に向かって急速に上昇する。節点Cの電位がVDD電源 の電位に近づくと、PMOS22はオフとなるので、ス タートアップ回路20はバンドギャップ回路10から電 気的に分離される。電源VDDが所定の電位(図5では 3.3V)に安定すると、バンドギャップ回路10の端 子A、B及び基準電圧出力VREFは、最終的にそれぞ れの所定の電位レベルで安定する。

【0012】このように図4のスタートアップ回路付きのパンドギャップレファレンス回路では、電源VDDが立ち上げられる時にパンドギャップ回路10の節点Bがスタートアップ回路20により瞬時に充電される。このため、スタートアップ回路が無く、節点Bをパンドギャップ回路内のPMOS14を流れる微少電流のみにより充電する場合に比較して遙かに短時間でパンドギャップ回路を安定状態にすることが可能となる。

【0013】しかしながら、この従来のバンドギャップレファレンス回路においては、スタートアップ回路20内のPMOS21が大きなチャネル幅を必要とするために、スタートアップ回路の占有面積が大きくなり、面實縮小が要求されていた。この要求に応えるために、PMOS21のみのチャネル長を他のPMOSに比較して1

/ nに小さくすることにより、同時にチャネル幅も 1 / n 低減することが可能となるのでゲート面積を 1 / (n × n) に低減できるという提案がなされ、実験してみたところ、以下の新たな問題点が判明した。

【0014】図4のPMOS21のみをチャネル長0.35 $\mu$ mとし、その他のPMOSのチャネル長を80 $\mu$ mとしてバンドギャップレギュレータ回路を構成し、電源 VDDを3.3 Vから一端0.6 Vに低下させ、500msの時間0.6 Vに保持した後に再度3.3 VにVDDの電位を上昇させて、基準電圧出力 VREFが所定の電位レベルに達して安定するまでの時間を測定したところ、PMOS21のチャネル長を0.35 $\mu$ mに短縮したバンドギャップレギュレータ回路は基準電圧出力 VREFが安定するまでに異常に長い時間を必要とした。この原因を解析したところ、次のようなものであることが判明した。

【0015】実験した図4の構成のバンドギャップレギュレータ回路においては、チャネル長80 $\mu$ mのPMOS11、PMOS14、PMOS16及びPMOS22の閾値電圧Vtp1は(-0.9V)であったのに対して、チャネル長0.35 $\mu$ mのPMOS21の閾値電圧Vtp2は(-0.5V)であった。この閾値電圧の低下はショートチャネル効果に起因するものである。

【0016】この構成で、VDD電源の電位が0.6V に低下したときには、PMOS11が高インピーダンス なので節点AはほぼOVにあり、一方、PMOS21は 閾値電圧が(一〇. 5V)であるのでオン状態を維持し たままとなる。このため、節点Cの電位はVDD電源の 電位が0.6Vから上昇するとVDDと同じ電位で上昇 する。したがって、PMOS22はゲート、ソースとも に常にVDD電源の電位と等しくなり、オフ状態を維持 したままでオン状態になることがないため、スタートア ップ回路20は正常に動作しないことになる。このた め、スタートアップ回路20が無い状態と同じ状態でバ ンギャップ回路が動作することになり、節点Bは、PM OS14を通じて流れる微少な電流のみで充電される。 節点Bの電位上昇がきわめて遅いためにNMOS12お よびNMOS15はともにゲートレベルが閾値電圧Vt nに満たない弱反転領域で動作を開始することになり、 バンドギャップ回路が安定するまでに異常に長い時間を 必要としたわけである。

## [0017]

【発明が解決しようとする課題】以上に説明したように、従来のバンドギャップレファレンス回路は、スタートアップ回路内の節点Cを充電するPMOS21の占有面積が大きく、バンドギャップ回路全体の面積増大を招いていた。また、PMOS21のチャネル長を短縮して占有面積を低減した場合には、瞬断時におけるVDD電源の最低電位によってはスタートアップ回路が正常に動作しないことがある。

【0018】本発明の目的は、PMOS21の面積を低減してバンドギャップレファレンス回路全体の占有面積を低減できるとともに、瞬断時のVDD電源の最低電位が何Vであるかに拘わらずに正常にスタートアップ動作ができるバンドギャップレファレンス回路を提供することにある。

#### [0019]

【課題を解決するための手段】本発明の第1の発明のバンドギャップレファレンス回路は、PN接合のバンドギャップに基づき所定の基準電圧を生成するバンドギャップ回路と、電源電圧供給開始時に前記バンドギャップ回路の前記基準電圧の出力安定化を加速するスタートアップ回路の始動および停止を通知する第1の信号を入力し前記スタートアップ回路の入力信号レベルに整合させて信号レベルを変換した第2の信号を前記スタートアップ回路の入力信号レベルに整合させて信号レベルを変換した第2の信号を前記スタートアップ回路に出力する信号レベル変換回路とを備えている。

【〇〇20】第2の発明のバンドギャップレファレンス 回路は、ソースが高位側電源に接続されゲートとドレイ ンが互いに接続されるとともに第1の信号の出力端とな る第1のPチャネルMOSトランジスタと、ドレインが 前記第1のPチャネルMOSトランジスタのドレインに 接続された第1のNチャネルMOSトランジスタと、ー 端が前記第1のNチャネルMOSトランジスタのソース に接続され他端が低位側電源に接続された第1の抵抗 と、ソースが前記高位側電源に接続されゲートが前記第 1のPチャネルMOSトランジスタのドレインに接続さ れた第2のPチャネルMOSトランジスタと、ドレイン が自身のゲートと前記第2のPチャネルMOSトランジ スタのドレインと前記第1のNチャネルMOSトランジ スタのゲートとに接続されソースが前記低位側電源に接 続された第2のNチャネルMOSトランジスタと、ソー スが前記高位側電源に接続されゲートが前記第1のPチ ャネルMOSトランジスタのドレインに接続されドレイ ンを基準電圧出力端とする第3のPチャネルMOSトラ ンジスタと、一端が前記第3のPチャネルMOSトラン ジスタのドレインと接続された第2の抵抗と、アノード が前記第2の抵抗の他端に接続されカソードが前記低位 側電源に接続されたダイオードとを有するバンドギャッ プ回路と、ソースが前記高位側電源に接続されゲートに 第2の信号が入力された第4のPチャネルMOSトラン ジスタと、ソースが前記高位側電源に接続されゲートが 前記第4のPチャネルMOSトランジスタのドレインに 接続されドレインが前記パンドギャップ回路内の前記第 2のNチャネルMOSトランジスタのドレインに接続さ れた第5のPチャネルMOSトランジスタと、一端が前 記第4のPチャネルMOSトランジスタのドレインに接 続され他端が前記低位側電源に接続された第3の抵抗 と、一端が前記第4のPチャネルMOSトランジスタの ドレインに接続され他端が前記低位側電源に接続された

容量とを有するスタートアップ回路と、ソースが前記高位側電源に接続されゲートに前記第1の信号が入力された第6のPチャネルMOSトランジスタと、ドレインおよびゲートが前記第6のPチャネルMOSトランジスタのドレインと接続されソースが前記低位側電源に接続された第3のNチャネルMOSトランジスタと、バレインに接続されるとともに前記第2の信号の出力端となる第3のPチャネルMOSトランジスタと、ドレインが前記第3のPチャネルMOSトランジスタのドレインに接続されたゲートが前記第3のNチャネルMOSトランジスタのドレインに接続されたが一トが前記第3のNチャネルMOSトランジスタとを有する信号レベル変換回路とを備えている。

【0021】第2の発明のバンドギャップレファレンス回路において、前記第1、第2、第3、第5、第6のPMOSトランジスタの閾値電圧が第1の値であり、前記第4、第7のPMOSトランジスタの閾値電圧が絶対値において前記第1の値より小さい第2の値であってもよい。また、第2の発明のバンドギャップレファレンス回路において、前記第1、第2、第3、第5、第6のPMOSトランジスタのチャネル長が第1の値であり、前記第1の値より小さい第2の値であってもよく、さらに、前記第1、第2、第3、第4のNチャネルMOSトランジスタのチャネル長が前記第2の値より大きい第3の値であってもよい。

【0022】第3の発明のバンドギャップレファレンス 回路は、第2の発明における信号レベル変換回路のみ を、ソースが高位側電源に接続されゲートとドレインが 互いに接続されるとともに第2の信号の出力端となる第 6のPチャネルMOSトランジスタと、ドレインが前記 第6のPチャネルMOSトランジスタのドレインと接続 されゲートに第1の信号が入力されソースが低位側電源 に接続された第3のNチャネルMOSトランジスタとを 有する信号レベル変換回路に置き換えたものである。ま た、第3の発明のパンドギャップレファレンス回路にお いて、前記第1, 第2, 第3, 第5のPMOSトランジ スタの閾値電圧が第1の値であり、前記第4、第6のP MOSトランジスタの閾値電圧が絶対値において前記第 1の値より小さい第2の値であってもよい。である請求 項7記載のパンドギャップレファレンス回路。また、第 3の発明のパンドギャップレファレンス回路において、 前記第1、第2、第3、第5のPMOSトランジスタの チャネル長が第1の値であり、前記第4. 第6のPMO Sトランジスタのチャネル長が前記第1の値より小さい 第2の値であってもよい。さらに、前記第1、第2、第 3のNチャネルMOSトランジスタのチャネル長が前記 第2の値より大きい第3の値であってもよい。

[0023]

【発明の実施の形態】図1は、本発明のバンドギャップレファレンス回路の一実施形態の回路図である。本発明の特徴とするところは、バンドギャップ回路10とスタートアップ回路20との間に信号レベル変換回路を設けることにより、バンドギャップ回路10から出力されてチャネル長が大きいために閾値電圧が絶対値で大きいPMOSをオンオフできるような信号電圧レベルに整合した信号S1を、チャネル長が小さいため閾値電圧も絶対値で小さいスタートアップ回路内のPMOS21aをオンオフできる信号レベルに整合した信号S2に変換する点にある。以下に、図1のバンドギャップレファレンス回路の構成を説明する。

【0024】図1において、バンドギャップ回路10は 従来例の図4と同様であり、ソースがVDD電源に接続 されゲートとドレインが互いに接続されるとともに節点 AとなるPMOS11と、ドレインがPMOS11のド レインに接続されたNMOS12と、一端がNMOS1 2のソースに接続され他端が接地に接続された第1の抵 抗13と、ソースがVDD電源に接続されゲートがPM OS11のドレインに接続されたPMOS14と、ドレ インが自身のゲートとPMOS14のドレインとNMO S12のゲートとに接続されるとともに節点Bとなりソ 一スが接地に接続されたNMOS15とを有している。 また、バンドギャップ回路10は、ソースがVDD電源 に接続されゲートが節点Aと接続されドレインを基準電 圧出力端とするPMOS16と、一端がPMOS16の ドレインと接続された第2の抵抗17と、アノードが第 2の抵抗17の他端に接続されカソードが接地に接続さ れたダイオード18とをも有している。

【0025】スタートアップ回路12も従来例の図4と同様であり、ソースがVDD電源に接続されたPMOS21aと、ソースがVDD電源に接続されゲートがPMOS21aのドレインに接続されて節点CとなるPMOS22と、一端が節点Cに接続され他端が接地に接続された第3の抵抗23と、一端が節点Cに接続され他端が接地に接続された容量とを有している。

【0026】本発明の特徴の信号レベル変換回路30は、ソースがVDD電源に接続されゲートがパンドギャップ回路10内の端子Aから供給される第1の信号S1を入力するPMOS31と、ゲートとドレインがPMOS31のドレインに接続されソースが接地に接続されたNMOS34と、ソースがVDD電源に接続されドレインがゲートとともに節点D1に接続されると同時に信号S2をスタートアップ回路20内のPMOS21aのゲートに出力するPMOS33と、ドレインがPMOS33のドレインに接続されゲートがNMOS32のドレインに接続されソースが接地に接続されたNMOS34とを有している。

【0027】図1において、PMOS11, PMOS14, PMOS16, PMOS22, PMOS31のチャ

ネル長は例えば80 $\mu$ mの第1の値のチャネル長とし、PMOS21a及びPMOS33は第1の値より小さい第2の値(たとえば0.35 $\mu$ m)のチャネル長とする。また、NMOS12, NMOS15, NMOS32, NMOS34は第2の値より大きな第3の値(例えば70 $\mu$ m)のチャネル長とする。

【0028】バンドギャップ回路10内のPMOS11と信号レベル変換回路30内のPMOS31とがカレントミラーを構成し、信号レベル変換回路30内のNMOS32とNMOS34とがカレントミラーを構成し、信号レベル変換回路30内のPMOS33とスタートアップ回路20内のPMOS21aとがカレントミラーを構成することにより、閾値電圧Vtp1のPMOSに整合した信号S1を閾値電圧Vtp2のPMOSに整合した信号S2にレベル変換している。

【0029】また、PMOS31のチャンネル幅は、PMOS11のチャンネル幅に対して例えば3倍に大きく設定され、NMOS34のチャネル幅は、NMOS32のチャンネル幅に対して例えば4倍に大きく設定され、PMOS21aのチャネル幅は、PMOS33のチャンネル幅に対して例えば18倍に大きく設定される。この構成によりスタートアップ動作時には、PMOS21aにPMOS11の電流に対して、3×4×18=216倍の電流をPMOS21aに流すことができる。

【0030】図2は、本実施形態における電源供給開始時における動作タイミング図である。図2では、図4の従来例でPMOS21のチャネル長を小さく設定して誤動作を生じた電源変化状況と同様に、電源VDDを0.6Vの状態から3.3Vの状態へ上昇させている。以下、図2を参照しながら図1のバンドギャップレファレンス回路の動作を説明する。

【0031】電源VDDの電位が0.6Vのとき(t < t 1の時刻)には、節点Aは、PMOS11の弱反転領域での微少電流とNMOS12の弱反転領域での微少電流が釣り合って定まる電位にあり、節点Bも同様に、PMOS14の弱反転領域での微少電流とNMOS15の弱反転領域での微少電流が釣り合って定まる電位にある。節点Cは、抵抗23を通じて接地電位0Vとなっている。節点D1の電位は、PMOS11の弱反転領域での電流をもとにPMOS31とのカレントミラーお介してPMOS32とNMOS34とのカレントミラーを介してPMOS33に流れる電流により定まるが、PMOS3に流れる電流により定まるが、PMOS3に流れる電流により定まるが、PMOS33に流れる電流により定まるが、PMOS33に流れる電流値も小さく弱反転領域の範囲であるため、接点D1の電位とくとも((VDD電位)(

(即点り1の電位))く(PMOS33の閾値電圧Vtp2の絶対値)を満たしてPMOS33がオフ状態を維持することが保証される。この結果として閾値電圧が同じVtp2であるPMOS21aのオフ状態も保証され、バンドギャップレファレンス回路を構成するすべてのMOSトランジスタがオフ状態にある。

【0032】時刻 t 1からVDD電源が徐々に上昇を始めるとPMOS33がオンし、節点D1はその後ほぼ ((VDD電位) - (節点D1の電位)) = (Vtp2の絶対値)を保ったままVDDに追随して上昇する。スタートアップ回路の節点Cの電位は抵抗23及び容量24のためにVDD電源の電位上昇速度に対して遙かに緩い速度で上昇を始める。

【0033】時刻t2においてVDD電源の電位がPMOS11、PMOS14などの長チャネルのMOSトランジスタの閾値電圧Vtp1の絶対値を越えると、PMOS11はオン状態となって節点AはVDD電源の電位から略Vtp1低下した電位を保って上昇する。また、VDD電源の電位上昇に伴ってPMOS22のゲート・ソース間電位差が増大するのでPMOS22はオン状態が強まり、節点Bが急速に充電される。

【OO34】時刻t3では、節点Bの電位が上昇したこ とによりNMOS12及びNMOS15はゲート電圧が その閾値電圧Vtnを越えてオン状態となり、このた め、節点Aの電位の上昇が一時的に停滞する。節点Aの 電位上昇が停滞することによりVDD電源と節点Aとの 電位差が増大するので、PMOS11に流れる電流が増 大し、これとカレントミラーの関係にあるPMOS31 に流れる電流も増大し、NMOS32およびNMOS3 4の電流も増大する。したがって、節点D1の電位は時 刻t4で一時的に低下し、PMOS33に流れる電流が 急増しカレントミラーの関係のPMOS21aに流れる 電流も急増するので、節点Cの電位はVDD電源の電位 に向かって急速に上昇する。節点Cの電位がVDD電源 の電位に近づくと、PMOS22はオフとなるので、ス タートアップ回路20はバンドギャップ回路10から電 気的に分離される。電源VDDが所定の電位(図5では 3. 3 V) に安定すると、バンドギャップ回路 1 O の端 子A、B及び基準電圧出力VREFは、最終的にそれぞ れの所定の電位レベルで安定する。

【0035】以上述べたように、本実施形態においては、信号レベル変換回路30の設置により、t1時刻までの電源VDDの電位が0.6Vである期間における節点D1の電位が((VDD電位) -(節点D1の電位)((PMOS33の閾値電圧Vtp2の絶対値)となるので、閾値電圧がVtp2であるPMOS21aはオフ状態となることが保証されるため、瞬断時のVDD電源の最低電位が何Vであるかに拘わらずに正常なスタートアップ動作が可能となる。また、PMOS21aのチャネル長を $80\mu$ mから $0.35\mu$ mに変換回路を新たに付加することによる面積増大を吸収してなお大幅な面積低減を達成できる。

【0036】図3は、本発明の第2実施形態の回路図である。図3において、バンドギャップ回路10の構成およびスタートアップ回路20の構成については図1の第

1実施形態と同じであるので省略する。この第2実施形態では、信号レベル変換回路40が、ソースがVDD電源に接続されドレインとゲートが節点D2に接続されるとともに信号S2をスタートアップ回路20のPMOS21aのゲートに供給するPMOS41と、ドレインがPMOS41のドレインに接続されゲートが節点Bに接続されソースが接地に接続されたNMOS42とを備えている。

【0037】バンドギャップ回路10内のPMOS11、PMOS14、PMOS16とスタートアップ回路20内のPMOS22とは同一の第1の値の長いチャネル長を有し、PMOS41とスタートアップ回路20内のPMOS21aとは第1の値より小さい第2の値のチャネル長を有し、NMOS42とバンドギャップ回路10内のNMOS15とは、第2の値より大きい第3の値のチャネル長を有している。また、バンドギャップ回路10内のNMOS15と信号レベル変換回路40内のNMOS42はカレントミラーを構成し、同様に信号レベル変換回路40内のPMOS41とスタートアップ回路20内のPMOS21aはカレントミラーを構成している。

【0038】信号レベル変換回路40は、閾値電圧VtnのNMOSをオンオフするように信号レベルが整合された信号S1を入力して、閾値電圧Vtp1のPMOS21aをオンオフできる信号レベルに整合させて変換された信号S2を出力する。

【0039】図3の回路構成においても、VDD電源の 最低電位がPMOS21aの閾値電圧Vtp2(=-O. 5V) の絶対値より高くPMOS11等の閾値電圧 Vtp1 (=-0.9V) の絶対値より低い0.6 Vで ある場合には、節点Bの電位はNMOS15の閾値電圧 V t n以下になるのでNMOS 1 5 およびNMOS 4 2 には弱反転領域の微少電流しか流れない。したがって、 VDD電源と節点D2の電位差がPMOS41およびP MOS21aの閾値電圧Vtp2の絶対値以下になるの でPMOS21aはオフ状態となり、結果として節点C の電位は、図1の回路構成の場合と同様に0 Vになる。 【0040】VDD電源の電位が0.6Vから上昇する と、VDD電源と節点Cの電位差が増大してPMOS2 2のオン状態が強まり、節点日を急速に充電する。節点 Bと接地との電位差がNMOS15の閾値電圧Vtnを 越えてNMOS15がオン状態となると同時にNMOS 42もオン状態となり、節点D2の電位を引き下げる。 これにより、PMOS41に流れる電流が増大しPMO S21aに流れる電流も増大するため、節点Cの電位は VDD電源の電位まで急速に上昇してPMOS22をオ フ状態にし、スタートアップ回路20はパンドギャップ 回路から切り離される。

【0041】このように、図3の回路構成では、図1の回路構成と同様に瞬断時のVDD電源の最低電位が何V

であるかに拘わらずに正常なスタートアップ動作が可能 となることに加えて、図3の信号レベル変換回路40は 2個のMOSトランジスタで構成できるので、占有面積 を図1の回路構成に比較してさらに低減できる。

#### [0042]

【発明の効果】以上のように、本発明を適用することにより、瞬断時のVDD電源の最低電位が何Vであるかに拘わらずに正常にスタートアップ動作が可能であるという特性を損なうことなく、スタートアップ回路内のPMOSの面積を低減することにより全体回路の占有面積を低減することができるという効果がある。第2実施形態によれば、信号レベル変換回路の構成トランジスタ数を削減できるので、さらに占有面積を低減することができる。

#### 【図面の簡単な説明】

【図1】本発明のバンドギャップレファレンス回路の第 1実施形態の回路図である。

【図2】第1実施形態における電源供給開始時における

動作タイミング図である。

【図3】本発明のバンドギャップレファレンス回路の第 2実施形態の回路図である。

【図4】従来例のバンドギャップレファレンス回路の回 路図である。

【図5】従来例の電源供給開始時における動作タイミン グ図である。

## 【符号の説明】

10 パンドギャップ回路

11, 14, 16, 21, 22, 31 PMOS (チャネル長が大)

12, 15, 32, 34, 42 NMOS

13, 17, 23 抵抗

18 ダイオード


20 スタートアップ回路


21a, 33, 41 PMOS (チャネル長が小)


2 4 容量

30,40 信号レベル変換回路

## 【図1】







[図3]

